

## 電気電子機器の国際収支がなぜ輸入超過になるのか？

### 1 : ARM 社製プロセッサについて

- 1.1 : ARM 社製プロセッサと言うハードウェアを ARM 社は販売していない。販売しているのはプロセッサと言うハードウェアを製造するための論理回路の設計図(ネットリスト)であり、厳重なライセンス契約で守られており、この設計図は改変不可である。
- 1.2 : 2022 年第 3 四半期時点の累計出荷数は 2500 億個で、電子電機機器市場ではドミナントプロダクトである。設計図の改変はライセンス契約によって不可であるが、ARM 社は周辺回路設計などで、ユーザーに対して手厚いサポートサービスを提供しているため、電子電機機器メーカーとしては、製品回路設計に於いて「おんぶに抱っこ」状態となり、“茹でガエル”となり回路開発力が顕著に低下している
- 1.3 : 競合製品は RISC-V(ISA)である。RISC-V は、UC Berkeley が発表した RISC(reduced instruction set computer)方式のプロセッサの第 5 世代である。RISC プロセッサを作るための ISA(Instruction Set Architecture)であり、すぐに論理回路設計図にすることは出来ない仕様書的なものである。
- 1.4 : ARM 社製プロセッサも、RISC-V プロセッサも、回路の複雑度が上がると設計/検証作業は膨大なエンジニアリングコストが掛かる。そこで技術力が低下したメーカーは、さらに簡単に作れる EDA(Electronic Design Automation)ソフトウェアを米国の Synopsys や Cadence、またはドイツの Siemens(旧 Mentor Graphics/米)から購入(1 年契約/1 アカウント/0.5 億円～2 億円)して設計/検証を行っている。これは、H/W 記述言語のルーツに起因する問題(再利用性の低さ/検証作業の煩雑さ)で、これらの問題を解決するために、米 DARPA(Defense Advanced Research Projects Agency/ 国防高等研究計画局)は、ERI2.0(Electronics Resurgence Initiative)に対して、トランプ・バイデン政権下で 5000 億円(現レート)のエンジニアリングコストを削減する事が出来る新手法の開発用資金を提供している

### 2 : RISC-V(ISA)について

- 2.1 : 前述の通り、RISC 形式のプロセッサを作るための設計仕様(かなり膨大)は存在するが、これを H/W 記述言語で記述して論理回路にするのは、設計/検証で膨大な労力を必要とする。
- 2.2 : RISC-V はオープンソースなので、ライセンス契約もライセンス料も無く、改変も自由であるが、あくまで自己責任で使う技術なので、誰かがサポートしてくれる訳ではない。(現在はこのサポートサービスをする会社も出現している)
- 2.3 : ARM ライセンスや EDA ツールが入手出来なくなっている中国では、残された選択肢として RISC-V を使って製品開発をしている

- 2.4 : プロセッサの消費電力は回路面積に比例するので、余分な回路が除去出来る RISC-V には、省電力化の可能性が非常に高い。また、無駄な回路を除去する事で各機能回路と中央演算装置の距離が短くなることで処理速度も向上する事が期待される
- 2.5 : 論理回路設計/検証の生産効率を 10 倍以上に上げる事が出来る日本製の技術(製品名 C2RTL/日・米・中国で特許取得済み)が存在し、この技術によって RISC-V の設計仕様を設計/検証した RISC-V の C 言語ソースが存在している。

### 3 : C2RTL について

- 3.1 : C 言語でハードウェアを設計/検証出来るようにした、特許取得済みソフトウェア。東京工業大学教授の一色剛氏により開発され、特許権は一色氏が代表理事を務める一般財団法人新システムビジョン研究開発機構(略称 : NSV 財団)が管理している。
- 3.2 : NSV 財団は、日本の半導体関連業界の活性化のために、C2RTL 技術を当面海外に出さず、国内で教育システムも含め拡散できるように行動している。
- 3.3 : 一色教授の論文や C2RTL 特許を調査した外国企業(ファーウェイ、サムソン、シーメンス etc)は、NSV 財団にコンタクトをして来ているが、日本国内に半導体論理回路設計/検証キャンパス的な施設を作り、国内で教育と設計/検証事業を行わせる施策を国が推し進めてくれるよう、活動をしている。

### 4 : 半導体論理回路の設計/検証について

- 4.1 : プロセッサを搭載した電子電気機器で実現させたい機能や性能は、論理回路設計/検証によって製品実装される。1 つの機能を実装させるために、イベント駆動(ドリブン)シミュレーションと呼ばれる検証方法を実施する。実機と同等のシミュレータを用意(設計)し、シミュレーター用の入力データと、その入力によって生じると予測される結果データを用意し、1 データずつシミュレーションを行い結果を検証する。通常、この方法で用意される入力データの数は、数万から数十万に上る。
- 4.2 : 高度な機能を持つ製品の場合、幾つかの機能を組み合わせて実行する事で、高度な機能を実現させている。この場合、組み合わせる機能一つ一つの検証が終わっていても、機能を組み合わせた場合には結果が変わる可能性が有るため、単一機能検証と同じように複合機能検証を行うが、場合によって組合せの順序が変わる場合も有るので、組合せ回路の場合、組合せ数が増えたと検証作業は指数関数的に増大する。
- 4.3 : ハードウェアとソフトウェアでは、処理速度・消費電力が根本的に違う。速度で言えば最低数 100 倍ハードの方が速い(普通は数千~数万倍)。消費電力も数倍~数十倍の違いが発生する。例えば、ネットワークサーバーでは、ネットワークインターフェースをハードウェア化する事で、DDoS 攻撃でサーバーが落ちたり、アクセス不能になる事は無くなる。

ハード化した結果・成果は誰もが簡単に想像できるが、ハード化されていない原因は、その回路設計/検証があまりに困難なために、作られていなかっただけである。

新たな設計検証手法 C2RTL は、不可能だったハード実装を可能にするソフトウェアである。

## 5 : ASIC、SoCとFPGA について

ASIC(application specific integrated circuit、特定用途向け集積回路)や

SoC(System on a chip)と呼ばれるものは、大量のプロダクツを製造する会社がプロセッサ回路を使ってチップを製造します。FPGA(Field Programmable Gate Array)は、少量の製品開発や最先端技術分野での試作機やセンサー開発などに使われています。

例えば、携帯電話基地局では FPGA が使われており、通信プロトコルの更新に対応しています。研究開発現場・少量多品種製造という分野でも、設計/検証の苦労が有り、これを解決するのが日本経済の足腰を強くすることに繋がります。